Керування кешуванням на апаратному рівні

СМС на телефон
безкоштовні SMS на телефони
Всі новини
архів новин мобільних операторів

Для керування кешуванням на апаратному рівні процесори i486 i P5 мають входи KEN# i WB/WT# .


Керування кешуванням на апаратному рівні

Для керування кешуванням на апаратному рівні процесори i486 i P5 мають входи KEN# i WB/WT#. У процесорів з WB-кешем є вхідний сигнал WB/WT#, який може спростити запис для даної адреси WT. Bxiдні сигнали PCD i PWT керують роботою вторинного зовнішнього кеша, а також первинного кеша. В циклах звернення до пам’яті, коли сторінкові перетворення не використовуються джерелом сигналів, є бітні PCD i PWT регістра CR3, при зверненій до таблиці сторінок — біти PCD i PWT з дескриптора відповідного елемента каталогу, при зверненій до даних сторінки — біти PCD i PWT з дескриптора сторінки. Kpiм того, ці сигнали можуть примусово встановлюватися спільними бітами керування кешуванням CD i WT регістра CRO.

В архітектуру процесорів Р6 введено регістри MTRR (Memory Range Registers), які реалізують зазначені види функції апаратного керування кешуванням, а також зміною порядку запису для певних ділянок пам'яті. За допомогою цих регістрів у фізичній пам’яті визначається до 96 ділянок адрес з однаковим типом кешування. Це дає змогу оптимізувати операції з ремонту ноутбуков acer ОЗП, ПЗП, відео-буферами та адаптерами вводу/виводу, що відображені на простір пам'яті. За апаратного скидання регістри MTRR встановлюються так, що вся фізична пам'ять оголошується некешованою. Подальша ініціалізація здійснюється під час виконання програми POST BIOS. Вона програмує регістри відповідно до реального розподілу пам'яті.

Спекулятивним в даному випадку вважається зчитування, результат якого може не вимагатися програмою.

Регістри MTRR є модельно-специфічними регістрами (MRS). Вони визначають набори фінансованих зон для першого мегабайта фізичної пам'яті та зони довільного розміру для пам'яті в будь-якому діапазоні адрес сервисного центру acer. Наявність MTRR визначається інструкцією CPUID за прапорцем MTRR (біт 13 в EDX). 64-розрядний регістр MTRRcap визначає можливості MTRR. Цільність довільних зон визначається полем VCNT (для Р6 — 8 зон), прапорець FІX (біт 8) свідчить про наявність фінансованих зон; а прапорець WC (біт 10) вказує на підтримку пам'яті компьютерного ремонту типу WC.

Загальне керування MTRR здійснюється записом в 64-розрядний регістр MTRRdetType. Прапорець Е (біт 11) дозволяє використання MTRR. Якщо він скинутий, то вся пам'ять визначається як UC. Прапорець FE (біт 10) дозволяє використання фінансованих зон, поле Туре (біти 7—0) задав тип пам'яті, за умовчання — пам'яті, що не потрапила в жодну із зон. Для відсутньої фізичної пам'яті рекомендується тип UC.